什么是CoPoS
CoPoS(Chip on Panel-level Substrate,芯片上板级封装基板)是面向下一代先进封装的核心技术之一,由台积电(TSMC)主导推动。CoPoS技术是将芯片直接集成在大尺寸面板(panel)级封装基板上,而非传统的晶圆(wafer)级封装基板。简单来说,CoPoS是把多颗芯片高效整合在大尺寸方形面板基板上,实现更高密度、更高效率、更低成本的先进封装。
CoPoS是CoWoS(Chip on Wafer on Substrate)的下一代演进方向,核心差异在于封装基板的尺寸:CoWoS使用的是12英寸晶圆级基板(圆形),而CoPoS使用大尺寸面板级基板(方形,例如600mm×600mm甚至更大)。面板级基板相比晶圆级基板,单位面积可放置的芯片数量更多,封装效率更高,单位成本更低。
CoPoS的技术原理
CoPoS技术的核心要素包括:
- 大尺寸面板基板:使用600mm×600mm甚至更大尺寸的面板级封装基板,相比12英寸晶圆(直径300mm,面积约706cm²),面积大幅扩大,单位面积芯片密度更高。
- RDL重布线层:在大尺寸面板基板上构建精细的重布线层(RDL),实现芯片之间的互连。
- 凸块(Bump)互连:通过铜柱凸块(Cu Pillar Bump)或微凸块(Micro Bump)实现芯片与基板的垂直互连。
- 硅中介层或有机中介层:CoPoS使用有机中介层(Organic Interposer),相比CoWoS的硅中介层成本更低。
- TGV玻璃通孔或有机基板通孔:实现垂直互连的通孔结构。
CoPoS与CoWoS的区别
CoWoS与CoPoS是先进封装的两代技术,核心区别如下:
基板尺寸:
- CoWoS:基于12英寸晶圆(直径300mm),圆形;
- CoPoS:基于大尺寸面板(600mm×600mm或更大),方形。
封装效率:
- CoWoS:受晶圆圆形限制,边缘区域利用率低;
- CoPoS:方形面板可充分利用基板面积,封装效率更高。
中介层材料:
- CoWoS:硅中介层(Silicon Interposer)为主,成本较高;
- CoPoS:有机中介层(Organic Interposer)或玻璃中介层,成本相对较低。
适用场景:
- CoWoS:主要服务HBM与AI芯片整合,如英伟达H100、B200等;
- CoPoS:服务更广泛的中高端封装需求,包括AI、汽车、服务器、消费电子等。
设备投入:
- CoWoS:基于晶圆级设备,产线投资大;
- CoPoS:基于面板级设备,产线单位面积投资相对较低。
CoPoS的发展背景
CoPoS技术的提出主要源于以下背景:
背景一:AI算力需求爆发。AI大模型训练需要大量HBM与AI芯片整合,CoWoS产能成为AI算力供应链的关键瓶颈。台积电CoWoS产能持续紧张,英伟达、AMD等AI芯片厂商都在争夺CoWoS产能。
背景二:CoWoS产能扩张受限。CoWoS基于12英寸晶圆级封装,设备投入大、产线建设周期长,产能扩张速度有限。
背景三:面板级封装效率优势。面板级封装(FOPLP, Fan-Out Panel-Level Packaging)概念已发展多年,在大尺寸面板上实现芯片整合,理论上单位成本可大幅下降。
背景四:先进封装竞争加剧。英特尔推出EMIB(Embedded Multi-die Interconnect Bridge)、三星推出I-Cube、4D HBM等竞争技术,台积电需要持续推进先进封装技术演进保持领先。
CoPoS产业链结构
CoPoS产业链可拆解为多个环节:
上游设备:
- 面板级光刻机:大尺寸面板级封装需要专用的面板级光刻设备;
- RDL镀膜设备:用于重布线层制造的电镀、溅射、PECVD等设备;
- 凸块制造设备:电镀机、晶圆键合机等;
- 测试设备:先进封装测试机、AOI等。
上游材料:
- 有机中介层基板:大尺寸有机基板,核心材料;
- 玻璃中介层基板:TGV(Through Glass Via)玻璃基板,新一代方向;
- RDL材料:铜、聚合物电介质等;
- 凸块材料:铜柱、锡银等焊料。
中游CoPoS封装:
- 台积电:CoPoS技术的核心推动者,预计2027-2028年量产;
- OSAT厂商:日月光、安靠、长电科技、通富微电、华天科技等,可能跟进CoPoS技术;
- 封装基板厂商:欣兴电子、景硕科技、南亚电路、AT&S、Ibiden等,提供CoPoS用基板;
- 面板厂商:群创、友达等面板厂在面板级封装(FOPLP)方向有积累,可能参与CoPoS。
下游应用:
- AI芯片:英伟达、AMD、谷歌、亚马逊、Meta等AI芯片厂商;
- HBM整合:海力士、三星、美光等HBM厂商;
- 服务器CPU/GPU:Intel、AMD、ARM架构服务器芯片;
- 汽车芯片:自动驾驶芯片、座舱芯片等;
- 消费电子:高端手机SoC、可穿戴设备等。
CoPoS的产业化挑战
CoPoS技术从研发到量产面临多项挑战:
挑战一:大尺寸有机基板制造。600mm×600mm以上的有机中介层在翘曲、CTE匹配、精细线路加工等方面存在挑战,需要先进基板厂商投入研发。
挑战二:良率问题。面板级封装相比晶圆级封装面积大幅扩大,单个面板上的缺陷数增加,良率控制难度上升。
挑战三:设备投入。面板级封装设备多为非标定制,设备厂商较少,设备投入大。
挑战四:产能爬坡。从CoWoS切换到CoPoS需要重新设计产线、调试工艺、验证可靠性,产能爬坡周期较长。
挑战五:生态系统。CoPoS需要上游设备、材料,中游封装,下游芯片厂商协同,生态建设需要时间。
CoPoS与FOPLP的关系
CoPoS技术与FOPLP(Fan-Out Panel-Level Packaging,扇出型面板级封装)有密切关联。FOPLP概念已发展多年,核心是将芯片从晶圆级扇出到面板级封装,降低成本、提高效率。FOPLP技术主要应用于中低端封装,而CoPoS是其向高端演进的版本,服务AI、HBM等高性能场景。
全球多家厂商在FOPLP方向有积累,包括:
- 台积电:InFO_PoP、InFO_AiP等FOPLP产品;
- 日月光:FOCoS-PoP等FOPLP产品;
- 力成科技:FOPLP技术;
- 群创、友达:面板厂转型FOPLP封装。
CoPoS的产业意义
CoPoS技术的产业意义体现在以下几个方面:
意义一:缓解AI芯片封装瓶颈。CoPoS相比CoWoS封装效率更高,有望缓解AI芯片封装产能紧张问题,降低AI芯片单颗封装成本。
意义二:推动面板级封装产业化。CoPoS将推动大尺寸面板级封装从概念走向大规模产业化,带动相关设备、材料、基板厂商发展。
意义三:加速先进封装国产化。CoPoS涉及的有机基板、玻璃基板等国产化机会,为国内封装产业链带来发展机遇。
意义四:影响下一代AI芯片架构。CoPoS的封装效率与成本优势,可能影响下一代AI芯片(如英伟达Rubin、AMD MI400等)的封装方案选择。
风险与不确定性
风险一:技术路线分歧。CoPoS、CoWoS-L、EMIB等先进封装技术路线竞争,CoPoS能否成为主流存在不确定性。
风险二:产业化时间表。CoPoS从研发到量产时间表存在不确定性,可能晚于预期。
风险三:产能爬坡节奏。CoPoS产能爬坡可能慢于预期,初期产能有限。
风险四:成本下降幅度。CoPoS相比CoWoS的成本优势取决于良率、产能利用率等,实际成本下降幅度存在不确定性。
风险五:产业链协同。CoPoS需要上下游产业链协同,生态建设进度可能慢于预期。
结语
CoPoS是台积电主导的下一代先进封装技术,核心是将芯片集成在大尺寸面板级封装基板上,实现更高封装效率、更低成本。在AI算力需求爆发、CoWoS产能紧张的背景下,CoPoS成为业界关注的重要技术方向。CoPoS的成功产业化将带动面板级封装产业链、先进封装设备、材料等环节的发展,是观察半导体先进封装演进的重要窗口。
风险提示:本文仅基于公开信息进行客观描述,不构成任何投资建议。文中涉及的CoPoS技术、产能、时间表等信息基于公开报道,实际进展可能与披露存在差异,投资者据此操作风险自担。